本发明涉及半导体加工制造技术领域，更具体地，涉及一种薄膜电阻的制造方法。

  随着现代电子设备性能要求慢慢的升高，对芯片上元器件的性能要求也慢慢变得苛刻。在现代大规模集成电路芯片、传感器芯片中，薄膜电阻是一种不可或缺的器件，包括芯片片上的分压电阻、热敏电阻、光敏电阻等，薄膜电阻的精度也直接影响先进芯片的精度和性能。

  图1为现存技术中一种薄膜电阻的主要结构示意图。如图1所示，其制造方法主要包括：

  首先，提供一覆盖有绝缘层的硅片作为衬底101，在衬底101上淀积薄膜电阻材料102并图形化；

  在该现存技术中，由于采用干法刻蚀工艺刻蚀电极材料，为了尽最大可能避免台阶处的金属电极残留，要增加额外的过刻蚀量，使得薄膜电阻材料102也会被同时过刻蚀，进而影响薄膜电阻的精度，降低薄膜电阻的可靠性。

  本发明的目的是克服现存技术存在的上述缺陷，提供一种薄膜电阻的制造方法，以解决现存技术中薄膜电阻材料的过刻蚀问题。

  步骤s03：在衬底和薄膜电阻材料上依次淀积金属电极材料、刻蚀停止层和硬掩膜；

  进一步地，步骤s04中，所述第一种干法刻蚀为各向同性的干法刻蚀，图形化硬掩膜后，停止在下层的刻蚀停止层上，且薄膜电阻材料图形化时形成的台阶处的硬掩膜被完全刻蚀去除。

  进一步地，采用第一种干法刻蚀时，所述硬掩膜和刻蚀停止层之间的刻蚀选择比大于3。

  进一步地，步骤s05中，所述第二种干法刻蚀为各向同性的干法刻蚀，图形化刻蚀停止层后，停止在下层的金属电极材料上，且薄膜电阻材料图形化时形成的台阶处的刻蚀停止层被完全刻蚀去除。

  进一步地，采用第二种干法刻蚀时，所述刻蚀停止层和金属电极材料之间的刻蚀选择比大于10。

  进一步地，湿法刻蚀时，湿法药液刻蚀金属电极材料对刻蚀停止层、硬掩膜和薄膜电阻材料的刻蚀选择比均大于100。

  进一步地，所述衬底为硅片；所述绝缘层为二氧化硅；所述薄膜电阻材料为掺杂的多晶硅或非晶硅；所述金属电极材料为ti、tin、ta、tan、al或cu，厚度为50埃-2000埃。

  进一步地，所述刻蚀停止层为sio2或a-si，厚度为50埃-2000埃。

  进一步地，所述硬掩膜为sin、sion或sio2，厚度为100埃-2000埃。

  从上述技术方案能够准确的看出，本发明通过先采用第一种各向同性的干法刻蚀图形化硬掩膜并去除光刻胶，然后再采用第二种各向同性的干法刻蚀图形化刻蚀停止层，最后通过各向同性的湿法刻蚀图形化薄膜电阻材料，形成薄膜电阻。与现存技术相比，能够尽可能的防止薄膜电阻的过刻蚀和金属电极的刻蚀残留问题，提高薄膜电阻的精度和可靠性。

  图3-图7是用以说明本发明的一种薄膜电阻的制造方法的具体步骤时所形成的器件剖面示意图。

  需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

  在以下本发明的具体实施方式中，请参考图2，图2是本发明的一种薄膜电阻的制造方法流程示意图；同时，请参考图3-图7，图3-图7是用以说明本发明的一种薄膜电阻的制造方法的具体步骤时所形成的器件剖面示意图。如图2所示，本发明的一种薄膜电阻的制造方法，可包括以下步骤：

  请参考图3。可采用硅片作为衬底，并在硅片衬底上淀积一层绝缘层。硅片衬底可以是已完成cmos处理电路芯片制造的硅片。

  作为一可选的实施方式，可采用一枚8英寸的晶圆硅片301作为衬底，并采用化学气相淀积工艺，在晶圆硅片上淀积厚度例如为3000埃的二氧化硅作为绝缘层，形成带绝缘层表面的衬底301。

  请继续参考图3。可先采用化学气相淀积、物理气相淀积等工艺，在硅片衬底301上淀积薄膜电阻材料302。

  然后，可利用一个光刻版，光刻刻蚀薄膜电阻材料302，形成图形化的薄膜电阻材料302。

  本实施例中，采用等离子体增强化学气相淀积工艺淀积厚度例如为1000埃的掺杂非晶硅作为薄膜电阻材料；接着利用一个光刻版，光刻光刻胶，并采用等离子体刻蚀薄膜电阻材料，形成图形化的薄膜电阻材料302。

  步骤s03：在衬底和薄膜电阻材料上依次淀积金属电极材料、刻蚀停止层和硬掩膜。

  请参考图4。可采用cmos常规工艺，在衬底301和薄膜电阻材料302上继续依次淀积金属电极材料303、刻蚀停止层304和硬掩膜305。其中，

  刻蚀停止层304可采用sio2或a-si(无定形硅)，厚度可为50埃-2000埃。

  本实施例中，可先采用物理气相淀积工艺淀积厚度为100埃的tin作为金属电极材料303；接着采用化学气相淀积工艺淀积厚度为200埃的sio2作为刻蚀停止层304；最后再采用化学气相淀积工艺淀积厚度为500埃的sion作为硬掩膜305。

  请参考图5。采用第一种各向同性的干法刻蚀图形化硬掩膜305。刻蚀后停止在下层的刻蚀停止层304表面，且薄膜电阻材料图形化时形成的台阶处的硬掩膜305需要被完全刻蚀掉。

  本实施例中，采用第一种各向同性的干法刻蚀刻蚀sion硬掩膜305，停止在sio2刻蚀停止层304上，sion硬掩膜305与sio2刻蚀停止层304之间的选择比大于5，使sio2刻蚀停止层304的过刻蚀量小于100埃。

  请参考图6。以硬掩膜305为掩蔽层，继续采用第二种各向同性的干法刻蚀图形化刻蚀停止层304。刻蚀后停止在下层的金属电极材料303表面，且薄膜电阻材料图形化时形成的台阶处的刻蚀停止层需要被完全刻蚀掉。

  本实施例中，采用第二种各向同性的干法刻蚀sio2刻蚀停止层304，停止在tin金属电极层303上，sio2刻蚀停止层304与sion硬掩膜层305的选择比大于1，且sio2刻蚀停止层304与tin金属电极层303的选择比大于10，使刻蚀tin金属电极层303时的过刻蚀量小于40埃。

  请参考图7。采用湿法刻蚀继续刻蚀金属电极材料303，形成薄膜电阻。其中，湿法刻蚀为各向同性刻蚀，其选择比很高，不会对其他膜层造成损伤。

  本实施例中，可采用碱性的湿法药液刻蚀tin金属电极层303，其对sio2刻蚀停止层304、sion硬掩膜305和非晶硅薄膜电阻材料302的选择比均大于100，可有很大成效避免对薄膜电阻材料造成过刻蚀。

  综上所述，本发明通过先采用第一种各向同性的干法刻蚀图形化硬掩膜并去除光刻胶及清洗，然后再采用第二种各向同性的干法刻蚀图形化刻蚀停止层，最后通过各向同性的湿法刻蚀图形化薄膜电阻材料，形成薄膜电阻。与现存技术相比，能够尽可能的防止薄膜电阻的过刻蚀和金属电极的刻蚀残留问题，提高薄膜电阻的精度和可靠性。

  以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。